• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eswird eine integrierte Halbleiterdiodenanordnung (10) vorgeschlagen,bei welcher ein Anodenbereich (12, A) und ein Kathodenbereich (14,K) in einem Halbleitermaterialbereich (20) ausgebildet sind. Der Anodenbereich(12, A) weist eine Anordnung (11) alternierend auftretender unddirekt benachbarter erster und zweiter Anodengebiete (12n, 12p)auf, die sich in ihrem Leitfähigkeitstypabwechseln. Der Anodenbereich (12, A) weist ferner ein erstes besonderesAnodengebiet (12e) vom zweiten Leitfähigkeitstyp (n) auf, welchesin seiner lateralen Ausdehnung vergleichsweise größer alsdie weiteren Anodengebiete (12n) desselben Leitfähigkeitstyps (n) und ist soausgebildet, dass es bei einem Betriebsmodus mit ESD-Belastung alsEmitterbereich (E) eines parasitärausgebildeten Bipolartransistors (P) dient.
    公开号:DE102004004862A1
    申请号:DE200410004862
    申请日:2004-01-30
    公开日:2005-08-18
    发明作者:Nils Dr. Jensen；Andreas Meiser
    申请人:Infineon Technologies AG；
    IPC主号:H01L27-02
    专利说明:
    [0001] DieErfindung betrifft eine integrierte Halbleiterdiodenanordnung sowieein integriertes Halbleiterbauteil unter Verwendung der erfindungsgemäßen integriertenHalbleiterdiodenanordnung.
    [0002] Beivielen technischen Einrichtungen und gerade im Bereich der Steuerungvon Leistungsschaltungen sind Schutzstrukturen notwendig, die z. B.eine Belastung der elektronischen Schaltkreise durch elektrostatischeEntladungen, nämlichso genannte ESD-Lasten verhindern. Dazu werden zum Beispiel Hochspannungsdiodenals Freilaufdioden eingesetzt. Häufigmüssendabei zusätzlicheMaßnahmenergriffen werden um diese Schutzelemente selbst zu schützen und/oderum die Schutzelemente und deren Herstellung in bestehende Herstellungskonzepteund Strukturen integrieren zu können.
    [0003] DerErfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterdiodenanordnungbereitzustellen, die sich mit einem besonders geringen Aufwand undmit besonders robusten ESD-Schutzeigenschaftenin bestehende Herstellungstechnologien, insbesondere vom BCD-(Bipolar-CMOS-DMOS-)Typ integrierenoder integriert ausbilden lässt.
    [0004] Gelöst wirddie Aufgabe durch eine integrierte Halbleiterdiodenanordnung mitden kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 1. Fernerwird die Aufgabe gelöstdurch ein integriertes Halbleiterbauteil mit den kennzeichnendenMerkmalen des unabhängigenPatentanspruchs 13. Bevorzugte Ausführungsformen der integriertenHalbleiterdiodenanordnung sind Gegenstand der abhängigen Unteransprüche.
    [0005] Dieerfindungsgemäße integrierteHalbleiterdiodenanordnung weist einen Anodenbereich im Wesentlicheneines ersten Leitungstyps oder ersten Leitfähigkeitstyps auf. Des Weiterenist ein Kathodenbereich eines zweiten und vom ersten Leitungstypoder Leitfähigkeitstypverschiedenen Leitungstyps oder Leitfähigkeitstyps vorgesehen. Der Anodenbereichund der Kathodenbereich sind in einem Halbleitermaterialbereichausgebildet und in einer ersten Erstreckungsrichtung angeordnet.Dabei ist insbesondere der Anodenbereich zuoberst vorgesehen. Erfindungsgemäß weistder Anodenbereich eine Anordnung in mindestens einer zweiten Erstreckungsrichtung,insbesondere in einem Querschnitt alternierend auftretender undzueinander direkt benachbarter erster und zweiter Anodengebietevom ersten Leitungstyp oder ersten Leitfähigkeitstyp bzw. vom zweitenLeitungstyp oder zweiten Leitfähigkeitstypauf. Der Anodenbereich weist, insbesondere als Teil der Anordnungder Anodengebiete ein erstes besonderes Anodengebiet vom zweitenLeitungstyp oder vom zweiten Leitfähigkeitstyp auf. Dieses besitzteine vergleichsweise größere, insbesonderelaterale Ausdehnung als die weiteren Anodengebiete des Anodenbereichsdesselben Leitungstyps oder desselben Leitfähigkeitstyps. Außerdem istdieses erste besondere Anodengebiet so vorgesehen, angeordnet und/oderausgebildet, dass es bei einem Betriebsmodus mit elektrostatischeroder ESD-Belastung als Emitterbereich eines in der integrierten Diodenanordnungparasitärausgebildeten npn-Transistors dient.
    [0006] Estritt somit erfindungsgemäß unteranderem der Kernaspekt zutage, wonach der Anodenbereich und insbesonderedie Anordnung der Anodengebiete ein erstes besonderes Anodengebietvom zweiten Leitungstyp oder vom zweiten Leitfähigkeitstyp aufweisen. Diesesist so vorgesehen, angeordnet und/oder ausgebildet, dass es alsEmitterbereich des parasitärausgebildeten Bipolartransistors oder npn-Transistors im ESD-Belastungsfall dient.
    [0007] Sowird auf besonders einfache Art und Weise eine integrierte Halbleiterdiodenanordnungmit robuster ESD-Schutzstruktur in besonderen Technologien integriertbereitstellbar.
    [0008] Benachbartzum ersten besonderen Anodengebiet ist ein zweites besonderes Anodengebiet vomersten Leitungstyp oder vom ersten Leitfähigkeitstyp vorgesehen, angeordnetund/oder ausgebildet, so dass dieses als Basisbereich oder als Basisanschlussbereichdes in der integrierten Diodenanordnung parasitär ausgebildeten Bipolartransistors, insbesonderenpn-Transistorsdient. Eine zweite Kernidee ist also bei dieser Ausführungsformdas Vorsehen eines zweiten besonderen Anodengebietes vom erstenLeitungstyp oder vom ersten Leitfähigkeitstyp, und zwar benachbartzum ersten besonderen Anodengebiet. Dieses zweite besondere Anodengebiet istso vorgesehen, angeordnet und/oder ausgebildet, dass es als Basisbereichoder Basisanschlussbereich des in der integrierten Diodenanordnungparasitärausgebildeten npn-Transistors dient.
    [0009] Zusätzlich oderalternativ könnenunterhalb der Anodengebiete der Anordnung des Anodenbereichs sowieunterhalb des zweiten besonderen Anodengebiets zusätzlicheGebiete vom ersten Leitungstyp oder vom ersten Leitfähigkeitstypso vorgesehen, angeordnet und/oder ausgebildet sein, dass durchdiese ein vergleichsweise niedriger Basisbahnwiderstand des in derintegrierten Diodenanordnung parasitär ausgebildeten npn-Transistors einstellbar odereingestellt ist. Als dritte zusätzlicheoder alternative Maßnahmesind bei diesem Beispiel unterhalb der Anodengebiete der AnordnungAnodengebiete sowie unterhalb des zweiten besonderen AnodengebietszusätzlicheGebiete vom ersten Leitungstyp oder vom ersten Leitfähigkeitstypso vorgesehen, angeordnet und/oder ausgebildet, dass diese das Ausbildeneines vergleichsweise niedrigen Basisbahnwiderstands des in derintegrierten Halbleiterdiodenanordnung parasitär ausgebildeten npn-Transistorsbewirken.
    [0010] Gemäß einerbesonders bevorzugten Ausführungsformder erfindungsgemäßen integrierten Halbleiterdiodenanordnungist es vorgesehen, dass die Ausbildung des vergleichsweise niedrigenBasiswiderstands insbesondere dadurch erreicht ist oder wird, dassdie Dotierstoffkonzentration der zusätzlichen Gebiete vom erstenLeitungstyp oder vom ersten Leitfähigkeitstyp höher gewählt wirdals die Dotierstoffkonzentration in einem vorgesehenen einbettendenWannengebiet, welches insbesondere die weiteren Anodengebiete desAnodenbereichs aufnimmt.
    [0011] Beieiner anderen vorteilhaften Ausgestaltungsform der erfindungsgemäßen integriertenHalbleiterdiodenanordnung ist es vorgesehen, dass das erste besondereAnodengebiet eine laterale Ausdehnung besitzt, welche mindestensetwa das doppelte der lateralen Ausdehnung der weiteren Anodengebietedes Anodenbereichs beträgt.
    [0012] Hinsichtlichder geometrischen Anordnungen von Anodenbereich und Kathodenbereichergeben sich überdie entsprechenden Auswahlmöglichkeitenhinsichtlich der ersten und zweiten Erstreckungsrichtungen verschiedeneMöglichkeiten.
    [0013] Gemäß einerbesonders bevorzugten Ausführungsformist es vorgesehen, dass die erste Erstreckungsrichtung eine lateraleErstreckungsrichtung ist, insbesondere in Bezug auf den Halbleitermaterialbereich,in welchem die integrierte Halbleiterdiodenanordnung ausgebildetist, oder in Bezug auf einen Oberflächenbereich davon. Alternativkann die erste Erstreckungsrichtung auch eine entsprechend vertikalgewählteErstreckungsrichtung sein.
    [0014] Beieiner anderen zusätzlichenoder alternativen Ausführungsformder erfindungsgemäßen integriertenHalbleiterdiodenanordnung ist es vorgesehen, dass die zweite Erstreckungsrichtungeine laterale Erstreckungsrichtung ist, und zwar insbesondere wiederin Bezug auf den Halbleitermaterialbereich, in welchem die integrierteHalbleiterdiodenanordnung ausgebildet ist, oder in Bezug auf einenOberflächenbereichdavon. Auch hier bildet sich als Alternative eine vertikale Ausrichtungder zweiten Erstreckungsrichtung an.
    [0015] Besondersbevorzugt ist die Struktur, bei welcher für die integrierte Halbleiterdiodenanordnung dieerste Erstreckungsrichtung und die zweite Erstreckungsrichtung identischsind und lateral ausgerichtet sind, so dass der Anodenbereich undder Kathodenbereich lateral nebeneinander und zueinander benachbartausgebildet sind.
    [0016] Beieiner bevorzugten Ausführungsformder erfindungsgemäßen integriertenHalbleiterdiodenanordnung ist es vorgesehen, dass die Anordnungder Anodengebiete eine alternierende Abfolge von drei bis zehn Anodengebietenaufweist.
    [0017] Besondersbevorzugt wird gemäß einerweiteren vorteilhaften Ausführungsformder integrierten Halbleiterdiodenanordnung, dass die Anodengebiete zueinanderim Wesentlichen konzentrisch ausgebildet sind, insbesondere in Bezugauf ihre jeweilige Grundflächeund/oder in Bezug auf die zweite Erstreckungsrichtung.
    [0018] Esist von besonderem Vorteil, wenn das erste besondere Anodengebietvom zweiten Leitungstyp oder vom zweiten Leitfähigkeitstyp in Bezug auf die Anordnungder Anodengebiete als zentrales oder zentral liegendes Gebiet ausgebildetist.
    [0019] Alternativdazu kann es vorteilhaft sein, wenn dabei als erstes besonderesAnodengebiet vom zweiten Leitungstyp oder vom zweiten Leitfähigkeitstypin Bezug auf die Anordnung der Anodengebiete ein peripheres oderperipher liegendes Gebiet ausgebildet ist.
    [0020] Hinsichtlichder Formgebung der ersten und zweiten Anodengebiete und der besonderenAnodengebiete bieten sich verschiedene Ausführungsformen an, die auch invorteilhafter Weise miteinander kombiniert werden können.
    [0021] Beieiner bevorzugten Ausführungsformder erfindungsgemäßen integriertenHalbleiterdiodenanordnung ist es vorgesehen, dass jedes der ersten undzweiten Anodengebiete und/oder jedes der ersten und zweiten besonderenAnodengebiete jeweils eine Grundfläche in Form eines Kreises,einer Ellipse oder eines Rechtecks aufweist, insbesondere in der zweitenErstreckungsrichtung.
    [0022] Auchdie Leitungstypen oder Leitfähigkeitstypenkönnenin unterschiedlicher Art und Weise ausgewählt und miteinander kombiniertwerden.
    [0023] Gemäß einerbesonders vorteilhaften Ausführungsformist es vorgesehen, dass der erste Leitungstyp oder erste Leitfähigkeitstypein p-Typ ist und dass der zweite Leitungstyp oder zweite Leitfähigkeitstypein n-Typ ist.
    [0024] Alternativdazu ist es vorgesehen, dass der erste Leitungstyp oder erste Leitfähigkeitstypein n-Typ ist und dass der zweite Leitungstyp oder zweite Leitfähigkeitstypein p-Typ ist.
    [0025] Esist also erfindungsgemäß grundsätzlich denkbar,die ersten und zweiten Leitungstypen oder Leitfähigkeitstypen im Hinblick aufden n-Typ und den p-Typ miteinander zu vertauschen. Entsprechend dieserVertauschung findet dann auch eine Vertauschung von Anodenbereichund Kathodenbereich im Vergleich zu den in den 1A und 1B gezeigtenStrukturen statt. Des Weiteren wird dann bei den entsprechendendurch Vertauschung ausgebildeten Ausführungsformen dann auch parasitär ein pnp-Transistor als Bipolartransistorgebildet.
    [0026] Einweiterer Kerngedanke der vorliegenden Erfindung besteht darin, einintegriertes Halbleiterbauteil, insbesondere in einer so genannten BCD-Technologievorzusehen, bei welchem eine erfindungsgemäße integrierte Halbleiterdiodenanordnungvorgesehen ist.
    [0027] Dieseund weitere Aspekte der vorliegenden Erfindung werden anhand dernachfolgenden Erläuterungenweiter verdeutlicht:
    [0028] Durchdie Erfindung sollen verschiedene Problemfelder gelöst werden.Durch das Bereitstellen der erfindungsgemäßen Hochvoltdiode oder Freilaufdiodeals robuste ESD-Struktur, insbesondere in BCD-Technologie werdenunter Anderem folgende Probleme gelöst: a)Zum Verpolschutz von Schaltungen wird eine Diode benötigt, diezum einen ESD-fest oder ESD-schützbarist und die zum anderen im Fall negativer Spannungen an der Anodenicht ins Substrat injiziert (siehe 5). b) Bei Low-Side-Schaltern mit induktiver Last setzt man eineDiode als Freilaufdiode zwischen zwei externen Pins ein (siehe 6).
    [0029] BeimAbschalten des Ausgangstransistors öffnet die Freilaufdiode einenStrompfad zum Abklingen des Stroms durch die Induktivität. Ein Vorteilder erfindungsgemäßen Hochvoltdiodegegenübereiner gewöhnlichenDiode liegt in ihrer geringeren Verstärkung des pnp-Transistors imSubstrat durch einen zusätzlichennpn-Transistor. Da die Freilaufdiode zwischen zwei externen Pinsparallel zur Last angeschlossen wird, muss sie entweder selbst robust sein,um einer ESD-BelastungVCC gegen EXC zu widerstehen, oder sich über eine ESD-Struktur schützen lassen.
    [0030] DieErfindung beschreibt unter anderem eine ESD-Struktur in Form einerHochvoltdiode mit geringem Substratstrom und kurzer Sperrverzögerungszeit.Ein externer ESD-Schutz oder aufwändige Guardringkonstruktionensind somit hinfällig.
    [0031] EinKern der Erfindung basiert z. B. unter anderem auf der Vereinigungeiner ESD-Diode mit einer substratstromarmen Hochvoltdiode mit geringer Sperrverzögerungszeitderart, dass die ESD-Robustheit und das Diodenverhalten erhaltenbleiben. Gegenüberdem Aufbau der substratstromarmen Hochvoltdiode mit geringer Sperrverzögerungszeit(vgl. 2) unterscheidet sich die neue ESD robuste Hochvoltdiodeunter anderem gegebenenfalls z. B. durch folgende Eigenschaften(vgl. 1A; 1B): a) Neben der abwechselnden Anordnung von p+/n+-Gebieten imAnodengebiet befindet sich ein größeres n-Gebiet, welches beiESD-Belastung als Emitter des parasitären npn-Transistors wirkt. b) Unterhalb der n+/p+-Gebieteim Anodengebiet sowie unterhalb des optionalen zusätzlichen p+-Basisanschlusses neben dem größeren n-Gebietbefinden sich optional zusätzlichep Gebiete, welche zur Erniedrigung des Basisbahnwiderstands desparasitärenBipolartransistors, insbesondere npn-Transistors führen. Hiermitwird sichergestellt, dass der Bipolartransistors, insbesondere npn-Transistormit dem größeren n-Gebiet als Emitterim ESD-Fall zuerst triggert und den Strom übernimmt.
    [0032] Eskönnenelektrothermisch simulierte 2D-Strom-, Feld- und Temperatur-Verteilungeneiner ESD robusten Hochvoltdiode z. B. während einer Stromrampe 10 mA/μm in 5 nserzeugt werden. Diese Stromrampe gibt die Verhältnisse einer ESD-Entladungwieder. Der Stromtransport erfolgt über den parasitären npn-Transistor mit demgrößeren n-Gebietals Emitter. Nach 100 ns Strombelastung ergibt sich eine Zunahmeder maximalen Temperatur auf Grund der thermischen Belastung durchden Strompuls, jedoch keine Bewegung der Stromverteilung in Randbereiche,die i.d.R. zur Zerstörungdes Bauelements führt.
    [0033] Nachfolgendwird die Erfindung anhand einer schematischen Zeichnung auf derGrundlage bevorzugter Ausführungsformennäher erläutert.
    [0034] 1A, 1B sindseitliche Querschnittsansichten bevorzugter Ausführungsformen der erfindungsgemäßen integriertenHalbleiterdiodenanordnung.
    [0035] 2 isteine entsprechende seitliche Querschnittsansicht einer integriertenHalbleiterdiodenanordnung aus dem Stand der Technik.
    [0036] 3A–F sind schematische Draufsichten auf Anodenbereichebevorzugter Ausführungsformender erfindungsgemäßen integriertenHalbleiterdiodenanordnung.
    [0037] 4A–D zeigen ebenfalls Draufsichten auf Anodenbereicheanderer bevorzugter Ausführungsformender integrierten Halbleiterdiodenanordnung.
    [0038] 5–6 zeigenSchaltbilder möglicher Anwendungsgebieteder erfindungsgemäßen integriertenHalbleiterdiodenanordnung.
    [0039] Nachfolgendwerden funktionell Unterdatenschaltung strukturell ähnlicheoder äquivalenteStrukturen oder Elemente mit denselben Bezugszeichen bezeichnet,ihre jeweilige Detailbeschreibung wird nicht in jedem Fall ihresAuftretens oder in jedem Fall ihrer Nennung wiederholt.
    [0040] 1B zeigteine erste bevorzugte Ausführungsformeiner erfindungsgemäßen integrierten Halbleiterdiodenanordnung 10,welche in einem erfindungsgemäßen integriertenHalbleiterbauteil 100 verwendet wird.
    [0041] Dieerfindungsgemäße Halbleiterdiodenanordnung 10 istin einem Halbleitermaterialbereich 20 ausgebildet, welchereinen im Wesentlichen planaren Oberflächenbereich 20a besitzt.Dieser Halbleitermaterialbereich 20 wird in der in 1 gezeigten Ausführungsform von einem p-Substrat 20p gebildet,in welchem verschiedene Dotiergebiete ausgebildet sind. Diese Dotiergebietesind zum einen n–-dotierte Epitaxiegebiete 21.Des Weiteren ist ein p-dotiertes Wannengebiet 25 für den Anodenbereich 12,A ausgebildet. Dieser p-dotierte Wannenbereich 25 reicht biszum Oberflächenbereich 20a desHalbleitermaterialbereichs 20. An der Oberfläche 20a wirdder Wannenbereich 25 von der Anordnung 11 derersten und zweiten Anodengebiete 12p und 12n sowieder ersten und zweiten besonderen Anodengebiete 12e bzw. 12b gebildet.
    [0042] Dieersten Anodengebiete 12n sind n+-dotiert.Die zweiten Anodengebiete 12p sind p+-dotiert. Daserste besondere Anodengebiet 12e ist ebenfalls n+-dotiert, wogegen das zweite besondere Anodengebiet 12b p+-dotiert ist.
    [0043] Benachbartzum Anodenbereich 12, A ist ein Kathodenbereich 14,K ausgebildet, welcher funktionell im Wesentlichen gebildet wirdvon den n-dotierten Gebieten 21, 22 und 23.Wie bereits oben teilweise erläutertwurde, könnendie Kathode oder der Kathodenbereich 14, K als funktionelleEinheit der zusammenwirkenden Gebiete, 21, 22 und 23 aufgefasstwerden. Das Gebiet 21 kann auch als n–-dotierteEpitaxieschicht 21 aufgefasst werden. Der oben bereitserwähnteBasisleitungsbereich 22 kann mit seiner n+-Dotierungauch als buried layer 21 vom n+-Typbezeichnet werden. Das Gebiet 23 schließlich ist ebenfalls n+-dotiert, trägt auch zur Wirkungsweise derKathode 14, K bei, ist aber letztlich ein Gebiet 14a,Ka zur Kontaktierung des Kathodenbereichs 14, K.
    [0044] Insgesamtgesehen ergibt sich aus der Ausführungsformder 1B somit, dass aufgrund des Zusammenwirkens derGebiete 21, 22 und 23 und aufgrund ihrergeometrischen Anordnung zueinander und zum Anodenbereich 12,A, die Anordnung des Anodenbereichs 12, A und des Kathodenbereichs 14,K zueinander lateral und vertikal erfolgt, so dass im Sinne derErfindung zwei erste Erstreckungsrichtungen Z1 und Z2, nämlich lateralim zugrunde liegenden Halbleitersubstrat 20 und vertikaldazu vorliegen.
    [0045] Unterhalbdes Anodenbereichs 12, A und von diesem durch die n–-dotierteEpitaxieschicht 21 beabstandet, ist der Basisleitungsbereich 22 mit n+-Dotierung vorgesehen, welcher in Verbindung stehtmit dem Kathodenbereich 14, K. Das p-Substrat 20p ist über weitervorgesehene p-dotierte Gebiete 24 mit einer Feldplattenstrukturzur Feldabschirmung verbunden, die bis zum Oberflächenbereich 20a des Halbleitermaterialbereichs 20 reicht.
    [0046] Deutlicherkennbar sind in der Ausführungsformder 1B die fürdiese Ausführungsformwesentlichen Merkmale.
    [0047] Zumeinen ist dies, wie das bereits oben im Detail beschrieben wurde,das Vorhandensein des ersten besonderen Anodengebiets 12e vomzweiten Leitungstyp oder Leitfähigkeitstyp,hier also mit n-Dotierung.
    [0048] Zumanderen ist dies das zusätzlicheVorsehen eines weiteren besonderen Anodengebiets 12b vom erstenLeitungstyp oder ersten Leitfähigkeitstyp, alsohier mit p-Dotierung.
    [0049] ImBetrieb wirkt bei ESD-Belastung das erste besondere Anodengebiet 12e alsEmitterbereich E fürden parasitärausgebildeten npn-Transistor P, wogegen in diesem Modus das weiterebesondere Anodengebiet 12b als entsprechender BasisbereichB oder Basisanschlussbereich BA des parasitär ausgebildeten npn-TransistorsP dient.
    [0050] Alsweiteres Merkmal sind die unterhalb der ersten und zweiten Anodengebiete 12n und 12p und unterhalbdes zweiten besonderen Anodengebiets 12b ausgebildetenzusätzlichenGebiete 12z1 und 12z2 vom ersten Leitungstyp oderLeitfähigkeitstyp, hieralso mit p-Dotierung vorgesehen.
    [0051] Wiesich aus der Darstellung der 1B ergibt,sind die Anodengebiete 12n, 12p, 12e sowie 12b ineiner gegebenen Erstreckungsrichtung X, im Sinne der Erfindung alsoin der zweiten Erstreckungsrichtung angeordnet, welche mit der ErstreckungsrichtungZ für dieAnordnung von Anodenbereich 12, A zu Kathodenbereich 14,K identisch ist, wobei letztere mit der erfindungsgemäß vorgesehenenersten Erstreckungsrichtung Z übereinstimmt.
    [0052] Während dieAusführungsformder 1B dahingehend bevorzugt ist, dass sie neben demersten besonderen und zusätzlichenAnodengebiet 12E ein weiteres zweites und zusätzlichesbesonderes Anodengebiet 12B und entsprechend im unterenBereich vorgesehene zusätzlicheGebiete 12z1, 12z2 vom ersten Leitungstyp p aufweist,stellt die Ausführungsformder 1A praktisch eine Minimalversion der erfindungsgemäßen integriertenHalbleiterdiodenanordnung 10 dar. Dabei sind gemäß der vorliegendenErfindung das zweite besondere Anodengebiet 12b sowie dieunterhalb des Anodenbereichs 12a vorgesehenen weiterenGebiete vom ersten Leitungstyp nämlichmit p-Dotierungnicht vorgesehen, so dass der Basisleitungswiderstand R1 des parasitären BipolartransistorsP gebildet wird in der Strecke vom ersten zusätzlichen Anodengebiet 12e vom zweitenLeitfähigkeitstypn zum direkt benachbarten, also vorangehenden Anodengebiet 12p mitp+-Dotierung. Die erfindungsgemäß vorgeseheneFunktionsweise wird aber dadurch dennoch gewährleistet.
    [0053] 2 zeigtin einer zu den 1A, 1B ähnlichenDarstellung eine herkömmlicheintegrierte Halbleiterdiodenanordnung 10', welche in einem gewöhnlichenintegrierten Halbleiterbauteil 100' vorgesehen ist. Zwar ist hierauch eine entsprechende Anordnung 11 von Anodengebieten 12n und 12p für den Anodenbereich 12,A zu erkennen, jedoch fehlen hier zum einen das erste besondereAnodengebiet 12e und das zweite besondere Anodengebiet 12b und darüber hinausauch die Mehrzahl Gebiete 1271, 1272 vom ersten Leitungstyp oderLeitfähigkeitstyp, hieralso Gebiete mit einer p-Dotierung, unterhalb der Anordnung 11.Daher ergeben sich bei der Halbleiterdiodenanordnung 10' aus dem Standder Technik die erfindungsgemäß gefordertenVorteile nicht.
    [0054] Die 3A bis 3F zeigenin schematischer Draufsicht verschiedene Anordnungen 11 für Anodengebiete 12n, 12p, 12e, 12b für den Anodenbereich 12,A bevorzugter Ausführungsformender erfindungsgemäßen integriertenHalbleiterdiodenanordnung 10.
    [0055] Beidiesen Ausführungsformensind sämtlicheersten, zweiten und besonderen Anodengebiete 12n, 12p, 12e und 12b inBezug auf Ihre Grundfläche alszueinander konzentrische Dotierstoffgebiete ausgebildet. In diesemFall sind sämtlicheAnodengebiete 12n, 12p, 12e und 12b inetwa kreisförmigausgebildet. Die Erstreckungsrichtung X für die Abfolge der Anordnung 11 derAnodengebiete 12n, 12p, 12e, 12b isthier jeweils eine Radialrichtung. Die Anodengebiete 12n, 12p, 12e, 12b sindalternierend mit den Dotierungen p+ bzw.n+ ausgebildet. Bei den Ausführungsformender 3A, 3B und 3E liegen dieersten und zweiten besonderen Anodengebiete 12e und 12b peripher,das heißtvom Zentrum der Anordnung 11 gesehen, außen. Beiden Ausführungsformender 3C, 3D und 3F sind dieersten und zweiten besonderen Anodengebiete 12e und 12b dagegenals zentral liegende Dotiergebiete ausgebildet. Bei den Ausführungsformender 3E und 3F kommtzur Erstreckungsrichtung X fürdie alternierende Abfolge der Anordnung 11 der Anodengebiete 12n, 12p, 12e, 12b zusätzlich eine azimutaleoder Winkelrichtung φ für die innerenoder zentral gelegenen Anodengebiete 12n, 12p bzw.für dieaußengelegenen Anodengebiete 12n, 12p hinzu.
    [0056] Auchdie Ausführungsformender 4A bis 4D zeigenkonzentrische Abfolgen fürdie Anordnung 11 der Anodengebiete 12n, 12p, 12e, 12b,wobei jedoch hier die Anodengebiete 12n, 12p, 12e, 12b einerechteckige Grundflächein der lateralen Erstreckungsrichtung X besitzen. Bei den Ausführungsformender 4A und 4B liegendie ersten und zweiten besonderen Anodengebiete 12e und 12b peripher,wogegen sie bei den Ausführungsformender 4C und 4D zentralliegen.
    10 erfindungsgemäße integrierteHalbleiterdiodenan ordnung 10' integrierteHalbleiterdiodenanordnung aus dem Standder Technik 11 Anordnungvon Anodengebieten 12 Anodenbereich,Anode 12b zweitesbesonderes Anodengebiet 12e erstesbesonderes Anodengebiet 12n zweitesAnodengebiet 12p erstesAnodengebiet 12z1 zusätzlichesp-dotiertes Gebiet 12z2 zusätzlichesp-dotiertes Gebiet 14 Kathodenbereich,Kathode 20 Halbleitermaterialbereich 21 Grundsubstrat,p-Substrat 21 Epitaxiegebiet,n–-dotiertesGebiet 22 n+-dotiertes Gebiet, Basisleitungsgebiet 23 n+-dotiertes Gebiet für die Kathode 24 p-dotiertesGebiet fürden Feldplattenkontakt 25 p-dotiertesWannengebiet fürdie Anode A Anodenbereich,Anode K Kathodenbereich,Kathode P parasitärer npn-TransistorR1 Basisleitbahnwiderstandfür denparasitären npn- TransistorP R2 Basisleitbahnwiderstandfür denparasitären npn- TransistorT2 T1 parasitärer pnp-Transistor T2 parasitärer npn-Transistor X zweiteErstreckungsrichtung Z ersteErstreckungsrichtung Z1 ersteErstreckungsrichtung; lateral Z2 ersteErstreckungsrichtung, vertikal φ zweiteErstreckungsrichtung
    权利要求:
    Claims (13)
    [1] Integrierte Halbleiterdiodenanordnung – mit einemAnodenbereich (12, A) im Wesentlichen eines ersten Leitungstyps(p) oder eines ersten Leitfähigkeitstyps(p) und – miteinem Kathodenbereich (14, K) eines zweiten und vom erstenLeitungstyp (p) oder ersten Leitfähigkeitstyp (p) verschiedenenLeitungstyps (n) oder Leitfähigkeitstyps(n), – wobeider Anodenbereich (12, A) und der Kathodenbereich (14,K) in einem Halbleitermaterialbereich (20) ausgebildetund in einer ersten Erstreckungsrichtung (Z) angeordnet sind, – wobeider Anodenbereich (12, A) eine Anordnung (11)in einer zweiten und insbesondere lateralen Erstreckungsrichtung(X, φ),insbesondere in einem Querschnitt alternierend auftretender undzueinander direkt benachbarter erster und zweiter Anodengebiete(12n, 12p) vom ersten Leitungstyp (p) oder ersten Leitfähigkeitstyp(p) bzw. vom zweiten Leitungstyp (n) oder Leitfähigkeitstyp (n) aufweist und – wobeider Anodenbereich (12, A), insbesondere als Teil der Anordnung(11) der Anodengebiete (12n, 12p) einerstes besonderes Anodengebiet (12e) vom zweiten Leitungstyp(n) oder vom zweiten Leitfähigkeitstyp(n) aufweist, welches eine vergleichsweise größere, insbesondere lateraleAusdehnung besitzt als die weiteren Anodengebiete (12n)des Anodenbereichs (12, A) desselben Leitungstyps (n) oder Leitfähigkeitstyps(n) und welches so vorgesehen, angeordnet und/oder ausgebildet ist,dass es bei einem Betriebsmodus mit ESD-Belastung als Emitterbereich(E) eines in der integrierten Diodenanordnung (10) parasitär ausgebildetenBipolartransistors (P), insbesondere npn-Transistors (P) dient.
    [2] Integrierte Halbleiterdiodenanordnung nach Anspruch1, dadurch gekennzeichnet, dass benachbart zum ersten besonderenAnodengebiet (12e) ein zweites besonderes Anodengebiet(12b) des Anodenbereichs (12, A) und insbesondereder Anordnung (11) vom ersten Leitungstyp (p) oder vomersten Leitfähigkeitstyp(p) so vorgesehen, angeordnet und/oder ausgebildet ist, dass diesesals Basisbereich (B) oder als Basisanschlussbereich (BA) des in derintegrierten Diodenanordnung (10) parasitär ausgebildetenBipolartransistors (P), insbesondere npn-Transistors (P) dient.
    [3] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche, dadurchgekennzeichnet, – dassunterhalb der Anodengebiete (12n, 12p) der Anordnung(11) des Anodenbereichs (12, A) sowie unterhalbdes zweiten besonderen Anodengebiets (12b) zusätzlicheGebiete (12z1, 12z2) vom ersten Leitungstyp (p)oder ersten Leitfähigkeitstyp(p) so vorgesehen, angeordnet und/oder ausgebildet sind, dass durchdiese ein vergleichsweise niedriger Basiswiderstand des in der integriertenDiodenanordnung (10) parasitär ausgebildeten Bipolartransistors (P),insbesondere npn-Transistors (P) einstellbar oder eingestellt ist,und – dassdies insbesondere dadurch erreicht ist, dass die Dotierstoffkonzentrationder zusätzlichenGebiete (12z1, 12z2) vom ersten Leitungstyp (p)oder ersten Leitfähigkeitstyp(p) hoher gewähltist als die Dotierstoffkonzentration in einem vorgesehenen einbettendenWannengebiet (25), welches die weiteren Anodengebiete (12n, 12p)des Anodenbereichs (A, 12) aufnimmt.
    [4] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass das erste besondere Anodengebiet (12e)eine laterale Ausdehnung besitzt, welche mindestens etwa das Doppelteder lateralen Ausdehnung der weiteren Anodengebiete (12n, 12p)des Anodenbereichs (12, A) beträgt.
    [5] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass die erste Erstreckungsrichtung (Z)eine laterale Erstreckungsrichtung oder eine vertikale Erstreckungsrichtungist, insbesondere in Bezug auf den Halbleitermaterialbereich (20),in welchem die integrierte Halbleiterdiodenanordnung (10) ausgebildetist, oder in Bezug auf einen Oberflächenbereich (20a)davon.
    [6] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass die zweite Erstreckungsrichtung (X, φ) eine lateraleErstreckungsrichtung oder eine vertikale Erstreckungsrichtung ist,insbesondere in Bezug auf den Halbleitermaterialbereich (20),in welchem die integrierte Halbleiterdiodenanordnung (10) ausgebildetist, oder in Bezug auf einen Oberflächenbereich (20a)davon.
    [7] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass die Anordnung (11) der Anodengebiete(12n, 12p) eine alternierende Abfolge von dreibis zehn Anodengebieten (12n, 12p) aufweist.
    [8] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass die Anodengebiete (12n, 12p) zueinanderim Wesentlichen konzentrisch ausgebildet sind, insbesondere in Bezugauf ihre jeweilige Grundflächeund/oder in Bezug auf die zweite Erstreckungsrichtung (X, φ).
    [9] Integrierte Halbleiterdiodenanordnung nach einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass das erste besondere Anodengebiet (12e)vom zweiten Leitungstyp (n) oder Leitfähigkeitstyp (n) in Bezug aufdie Anordnung (11) der Anodengebiete (12n, 12p)als zentrales oder als ein zentral liegendes Gebiet ausgebildetist.
    [10] Integrierte Halbleiterdiodenanordnung nach einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass das erste besondere Anodengebiet (12e)vom zweiten Leitungstyp (n) oder Leitfähigkeitstyp (n) in Bezug aufdie Anordnung (11) der Anodengebiete (12n, 12p)als peripheres oder als ein peripher liegendes Gebiet ausgebildetist.
    [11] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche,dadurch gekennzeichnet, dass jedes der ersten und zweiten Anodengebiete(12n, 12p) und/oder der ersten und zweiten besonderenAnodengebiete (12e, 12b) jeweils eine Grundfläche in Formeines Kreises, einer Ellipse oder eines Rechtecks aufweist, insbesondere inder zweiten Erstreckungsrichtung (X, φ).
    [12] Integrierte Halbleiterdiodenanordnung nach einemder vorangehenden Ansprüche, dadurchgekennzeichnet, – dassder erste Leitungstyp (p) oder erste Leitfähigkeitstyp (p) ein p-Typ istund dass der zweite Leitungstyp (n) oder Leitfähigkeitstyp (n) ein n-Typ ist oder – dass dererste Leitungstyp (p) oder erste Leitfähigkeitstyp (p) ein n-Typ istund dass der zweite Leitungstyp (n) oder Leitfähigkeitstyp (n) ein p-Typ ist.
    [13] Integriertes Halbleiterbauteil, insbesondere in BCD-Technologie, dadurchgekennzeichnet, dass eine integrierte Halbleiterdiodenanordnung(10) nach einem der vorangehenden Patentansprüche 1 bis12 vorgesehen ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10068894B2|2018-09-04|Low leakage bidirectional clamps and methods of forming the same
    US9786652B2|2017-10-10|ESD protection with asymmetrical bipolar-based device
    US8338915B2|2012-12-25|Circuit configuration and manufacturing processes for vertical transient voltage suppressor | and EMI filter
    TWI433299B|2014-04-01|用於電子電路保護之設備和方法
    US7701012B2|2010-04-20|Complementary zener triggered bipolar ESD protection
    US8283695B2|2012-10-09|Devices with adjustable dual-polarity trigger- and holding-votage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated
    KR100638456B1|2006-10-24|이에스디 보호회로 및 그 제조방법
    KR100621273B1|2007-03-02|정전 방전 보호회로
    US8878283B2|2014-11-04|Quasi-vertical gated NPN-PNP ESD protection device
    DE3720156C2|1990-04-19|
    US7696580B2|2010-04-13|Diode and applications thereof
    JP4854934B2|2012-01-18|静電気放電保護素子
    TWI469319B|2015-01-11|用於瞬間電性過壓保護之設備及方法
    US7902604B2|2011-03-08|Configuration of gate to drain | clamp and ESD protection circuit for power device breakdown protection
    US8455315B2|2013-06-04|Symmetric blocking transient voltage suppressor | using bipolar transistor base snatch
    TWI425622B|2014-02-01|用於電子電路保護之設備和方法
    US7285828B2|2007-10-23|Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
    JP3484081B2|2004-01-06|半導体集積回路及び保護素子
    US9461031B1|2016-10-04|Latch-up free vertical TVS diode array structure using trench isolation
    US8896093B2|2014-11-25|Circuit configuration and manufacturing processes for vertical transient voltage suppressor | and EMI filter
    US6538266B2|2003-03-25|Protection device with a silicon-controlled rectifier
    US5594266A|1997-01-14|Integrated circuit | with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
    US7384802B2|2008-06-10|ESD protection device for high voltage
    US8835977B2|2014-09-16|TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
    US7372083B2|2008-05-13|Embedded silicon-controlled rectifier | for HVPMOS ESD protection
    同族专利:
    公开号 | 公开日
    US7804135B2|2010-09-28|
    US20050189564A1|2005-09-01|
    DE102004004862B4|2010-04-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    DE2707870C2|1977-02-24|1983-04-28|Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De||
    US5627715A|1992-03-10|1997-05-06|Analog Devices, Inc.|Circuit construction for protective biasing|
    EP0926740A2|1997-12-23|1999-06-30|National University of Ireland, Cork|Entstörer für transiente Spannungen|
    EP1193766A1|1999-04-30|2002-04-03|Rohm Co., Ltd.|Halbleiteranordnung mit bipolaren transistoren|DE102009044670A8|2008-11-26|2012-09-27|Infineon Technologies Austria Ag|Bipolares Halbleiterbauelement und Herstellungsverfahren|
    DE102018113506A1|2018-06-06|2019-12-12|Semikron Elektronik Gmbh & Co. Kg|Volume-conductive power semiconductor component with homogenization structure and method for its operation|TW451451B|1999-10-02|2001-08-21|Winbond Electronics Corp|Circular silicon controlled rectifier device|
    JP4005920B2|2001-03-16|2007-11-14|サーノフコーポレーション|ラッチアップ耐性のための高保持電流を有する静電放電保護構造|
    US7098509B2|2004-01-02|2006-08-29|Semiconductor Components Industries, L.L.C.|High energy ESD structure and method|US10566462B2|2009-07-30|2020-02-18|Infineon Technologies Austria Ag|Bipolar semiconductor device and manufacturing method|
    US8212292B2|2009-11-20|2012-07-03|Freescale Semiconductor, Inc.|High gain tunable bipolar transistor|
    JP6296535B2|2013-12-09|2018-03-20|ローム株式会社|ダイオードおよびそれを含む信号出力回路|
    法律状态:
    2005-08-18| OP8| Request for examination as to paragraph 44 patent law|
    2010-09-30| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410004862|DE102004004862B4|2004-01-30|2004-01-30|Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil|DE200410004862| DE102004004862B4|2004-01-30|2004-01-30|Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil|
    US11/042,928| US7804135B2|2004-01-30|2005-01-25|Integrated semiconductor diode arrangement and integrated semiconductor component|
    [返回顶部]